题目：Enabling an Open Chiplet Ecosystem with UCIe
演讲者：
Richelle Ahlvers, Intel, Vice-Chair and Executive Committee, SNIA
Brian Rea, Intel, Marketing Working Group Co-Chair, UCI Express
会议：SNIA Compute, Memory, and Storage Summit
日期：2024年5月22日
Richelle Ahlvers
首先，为了让大家有个初步的了解，UCIe是什么呢？我们要深入探讨这个问题：这是一个不错的技术，但我为什么要在乎呢？作为一个存储厂商，我为什么要使用这些技术？”也许你不是存储厂商，只是消费者，只是使用这些技术。如果厂商在构建这些技术，我为什么要关心呢？为什么基于Chiplet的系统对我具有吸引力？这如何帮助我？还有其他标准吗？为什么我们要在系统中引入又一个新标准？这如何与我现有的技术配合使用？这些技术能否与其他技术无缝融合？
Brian Rea
为什么要考虑使用Chiplet技术？这并非一个全新的概念。事实上，回顾半导体行业的发展历程，几十年来一直遵循着摩尔定律的指引，即在芯片上集成的晶体管数量不断翻倍，以此带来诸如功能增强、核心数量增加、功耗降低等诸多优势。这正是晶圆行业孜孜不倦追求进步的动力所在。
然而，摩尔博士的开创性论文并未限定解决工程和设计问题的唯一途径。纵观当今行业实践，我们发现将所有技术都集成到单个芯片上并非总是可行的，其背后存在诸多制约因素。从可制造性的角度来看，存在一些物理限制。例如，如果设计过于复杂，可能超出掩模工艺的极限；而芯片尺寸越小，出现缺陷的可能性也就越低。因此，采用Chiplet技术，可以在每块晶圆上实现更高的产量。
采用多个芯片而不是将所有功能集成到单个芯片上的原因可能多种多样。工艺选择是其中一个重要因素。在许多情况下，我们可能希望采用最先进的工艺以充分利用摩尔定律带来的性能提升。但除此之外，还存在其他考量因素：例如，某些技术已经成熟，设计无需采用最新的工艺节点；或者已经针对特定任务优化了现有工艺；又或者希望利用已经摊销成本的成熟工艺。这是一个关于选择最适合自身需求的技术的问题。
如果打算构建包含所有功能的单芯片，则必须在各个功能之间进行权衡取舍。然而，如果能够将功能分解为独立的芯片并进行互联，那么我们就可以根据每个功能的特定需求选择最合适的芯片。无论是简单的复制，例如将多个核心或芯片封装在一起，还是构建包含不同技术组合的系统，例如CPU和加速器，或者将高带宽内存堆叠在处理器顶部，当今行业已经涌现出众多此类方案，相信大家也并不陌生。
当今业界，各家公司都在积极探索芯片互联和封装技术，寻求最优方案。各自为政的局面导致了方案的多样化，即使同一家公司内部，不同产品线也可能采用不同的互连方式。这种现状亟需改变！为此，UCIe联盟应运而生，致力于建立统一标准，打造最佳通用芯片互联方式。
UCIe联盟于2022年3月成立，虽尚属年轻，却已取得了长足的进步。该联盟吸引了来自半导体生命周期各个阶段的领先企业，包括晶圆厂、封装OSAT（外包半导体封装和测试）、IP供应商和半导体公司，共同致力于构建强大的Chiplet生态系统。这种协作模式涵盖了从客户需求到芯片设计的全流程，为Chiplet技术的蓬勃发展奠定了坚实基础。
目前，UCIe联盟拥有超过130家成员，并已将规范版本更新至1.1。联盟还积极规划着未来发展蓝图，并将始终秉承开放式生态系统的理念。这种开放性确保了标准的向后兼容性，并支持来自业界领先企业的持续贡献，推动Chiplet技术不断发展完善。
UCIe的一个核心目标是实现Chiplet之间的互操作性，使得公司能够无缝地混合和匹配各种组件。这种即插即用的特性对于确保基于UCIe标准构建的系统能够立即投入使用至关重要。此外，该联盟将继续专注于开发反映行业需求的关键绩效指标（KPI）和度量标准，从而巩固UCIe作为D2D（Die-to-Die）通信的首选互连标准的地位。
此外，UCIe联盟还着眼于芯片设计层面，设立了专门的工作组，从电气、封装到系统软件安全等各个方面进行深入审视，确保标准制定能够满足Chiplet生态系统的全面发展需求。
该联盟制定的标准不仅涵盖了物理层，还纳入了外形尺寸等因素的考量，使企业能够轻松匹配来自不同供应商的Chiplet，即使是自主生产Chiplet，也能采用标准化的解决方案。
标准制定完成后，我们将从技术堆栈的中层开始，构建芯片到芯片的适配器。紧接着是协议层，这一层的设计思路具有一定程度的回溯性，优先考虑利用人们熟悉的技术或具备应用潜力的领域。举个例子，如果熟悉PCIe技术，那么在构建带有插卡的系统时，就能够轻松将其应用。当然，PCIe不仅限于插卡形式，也可以直接集成到主板上。协议层将定义相关的体系结构，包括初始化、链接和软件层面的行为等。
UCIe标准为企业提供了灵活的选择，既可以利用优化的PCI和CXL版本，构建符合自身需求的产品，也可以采用流式模式（streaming mode）或其他标准协议，甚至定制专有协议，满足特定的应用场景。这体现了UCIe标准的开放性和包容性，能够适应不同类型的设计需求。
无论是基于设计考量、解决已有问题、追求熟悉的系统行为，还是有特定的需求需要特殊解决方案，UCIe标准都能提供支持。
协议层有“Stack Mux”（Stack Multiplexing）。这意味着，如果希望在启动设备或系统时利用PCIe的某些特性进行连接和建立链接，UCIe标准完全支持。但同时，UCIe也支持在需要时切换至其他协议来执行特定操作。这种灵活的协议切换机制为系统设计师和最终用户提供了巨大的创新空间，使他们能够灵活组合不同类型的Chiplet，并充分发挥系统架构的优势，实现更多新颖的设计方案。
希望通过这些内容，您能了解到当公司考虑Chiplet时，UCIe如何帮助标准化互连，以便您可以设计和构建基于Chiplet的系统。
通过以上内容，相信大家已经对UCIe联盟及其所制定的标准有了更深入的了解。UCIe致力于构建开放、可扩展的Chiplet互连标准，帮助企业轻松设计和构建高性能、灵活且可扩展的Chiplet系统。
Richelle Ahlvers
接下来，我们将探讨UCIe标准对存储领域的意义。
当我第一次听说Chiplet时，我实际上感到非常激动，因为它从系统层面所做的许多功能集成到了芯片级别。
现在，让我们探讨一下从存储系统的角度来看，如何应用它。如果考虑构建存储控制器，实际上有一些共同的基本组件。注意这不是实际的架构图，下面是一些用于构建存储系统的常见组件示例。这些组件是通用的，不管是SSD还是RAID控制器，都有一些共同的组件。主要包括处理器、卸载处理器、加密引擎、AoE控制器、调试端口、缓存控制器以及存储接口。这些接口连接至后端存储设备，无论是SSD还是RAID控制器，它们都会通过如SATA、NVMe、光纤通道等外部接口连接至后端存储设备。前端则有协议传输和接口。当然，还可以包含其他模块。
Brian刚介绍了这些三层组件的架构。他已经提到使用PCIe架构的内容，我在这里也提到了PCIe，因为PCIe是SSD非常常见的互连方式，与我们今天讨论过的很多术语都有共同之处。
对于构建控制器、SSD或RAID控制器，厂商已经将这些组件构建成定制ASIC。SSD是定制ASIC的一个常见例子。大家可以在网上搜索到厂商使用定制ASIC构建其控制器的示意图，并且他们可能会说，“这里是我们的独特之处”，或者他们可能会将整个系统构建成定制ASIC，这取决于系统的规模。构建定制ASIC并不是什么新鲜事，业界已经在这方面做了大量定制工作。我们讨论的是如何利用其他人为其系统的部分所做的工作，而不是仅仅关注其独特价值。举一个具体的例子来说明：
以NVMe PCI SSD为例，这些设备实际上相当于小型系统，主要采用ASIC架构。图上列出了五个非核心的通用组件，它们都是标准化的。例如，PCIe用于数据传输，NVMe用于定义协议层。还需要一个SMB接口用于带外管理，一个JTAG接口用于调试，一个NAND闪存控制器，一个加密控制器，以及一个DPU卸载处理器。还要加入一些处理器内核。
这样我们就构建了系统的基本框架。所有这些组件都可以采用Chiplet形式。问题在于，哪些Chiplet需要自行设计，哪些可以直接购买现成的。如果我们将整个系统转换为基于Chiplet的架构，而不是传统的单片式ASIC，那么就会有很多选择来决定“我的核心竞争力在哪里？”这会成为一个基于厂商的策略决策，即“我们希望在哪些特定领域专注于差异化竞争。”
我没有提到固件模块，主要原因是，除了固件中的特殊代码，理论上固件模块也可以采用现成的Chiplet。这取决于厂商的决策。这种潜在的灵活性使其他人可以构建所有这些组件并购买现成的。例如，除非有非常定制化的需求，否则为什么要自己设计JTAG？人人都在使用JTAG，它是一个标准的调试接口。如果有人已经有Chiplet或有能力集成Chiplet，那就购买并集成它，然后专注于我们自己的特殊代码，例如固件中的特殊代码、特殊的压缩算法或其他方面的特定代码。
基于Chiplet架构和基于标准架构的另一个优势是，如果我们有其他组件的出色专有代码，也可以将其商业化。可以不仅将其构建并集成到自己的系统中，还可以生成知识产权并将其转售。这正是Chiplet的价值体现。
我们从厂商的角度来探讨这个问题，如何构建系统以及基于Chiplet提供的灵活性和架构优势。这使我们可以专注于增值部分和上市时间，并可以选择现成的组件。在右侧列出了一些内容，供大家考虑使用现有的标准来构建系统。
UCIe基于PCIe和CXL，这提供了很多额外的好处。例如，PCIe提供巨大的附加功能堆栈，如果我们基础设施中已经部署了PCIe，那么可以充分利用其中的所有功能。
我们再以PCIe NVMe SSD为例，我们可以利用在Chiplet环境中构建的很多可能，例如PCIe NVMe；在内部，基本上使用相同的标准，并对外暴露正在执行的内部通信协议。这简化了整个系统；无需在内部和外部之间转换不同专有协议，并且由于使用相同的协议，简化了工具链和开发流程。
还有许多其他好处，这也简化了可管理性。由于这些是带内功能，可以获得相同的可管理性。由于它是PCIe，可以获得MCTP、PLDM和SPDM等带内管理功能。
UCIe成立了一个安全管理工作组，致力于扩展规范的2.0或2.x版本，以添加对Chiplet的带外管理能力。这将为Chiplet生态系统提供基于标准的管理方案。此外，还有许多其他标准支持集成管理。我们之前提到的那些小型可管理性组件，正是促成Redfish和Swordfish等更大规模企业管理标准的重要因素。
要实现基于Redfish和Swordfish的支持，就需要这些基于标准的基础管理功能，才能真正实现我们熟悉的企业级管理。所有这些都将推动更快的产品上市时间和更快的技术采用速度。这些好处不仅在于厂商，更重要的是为客户创造价值：更快的上市时间、使用更稳定的组件构建系统（这些组件还可以用于其他产品）、基于标准的管理、更快的技术采用速度、更快地获取产品和新一代产品、更多的创新以及更充分的标准利用。
这些都是我们可以从基于Chiplet架构中获得的好处，以及这些好处如何应用于存储架构中。
Brian Rea
理想的状态就像堆乐高积木一样，可以挑选所需的积木构建Chiplet。但这并不意味着必须完全依赖这种方式。如果我们已经在内部拥有各种模块，仍然可以获得很多好处，特别是能够在不同的产品线之间重复使用这些模块。
对于最终用户来说，这意味着他们可以更有效地从这些厂商购买存储产品，以开发衍生产品。过去，可能只有一个芯片，如果要创建多个不同的产品线，一个芯片就必须满足所有需求。现在，通过模块化设计，我们可以将这个和那个组合在一起，然后只需更换一个Chiplet就能得到一个不同的产品。或者，无需重新验证从产品一到产品二的PCIe Gen 5模块，因为可以直接重用现有的Chiplet。
这将为您正在合作的存储厂商带来一些创新机会，这将是您与他们讨论的激动人心的内容，以及这对于推动创新有何意义。正如Richelle所指出的，这意味着更快的上市时间，只需跟随标准的步伐，并重复使用稳定的模块。这样，您就可以将精力集中在新颖和激动人心的创新上。
这意味着更快的产品上市时间，只需遵循标准的步伐并重复使用稳定的模块。这样，我们就可以将精力集中在全新和激动人心的创新上。
从设计的角度来看，另一个重大优势是，我们无需在公司内部的部门之间或公司之间为规划和测试这种芯片间接口而大费周章。通过构建在开放标准之上，这些标准基于工程原因具有互操作性，这些模块在组装时能够正常工作，这将有助于简化整个流程并加快进度。
所以，存在许多机会可以使这成为一个开放且强大的Chiplet生态系统，并继续推动整个行业的发展。
--【本文完】---
近期受欢迎的文章：
更多交流，可添加本人微信
（请附姓名/单位/关注领域）
