【全球存储观察 | 每日看点】EDA软件一旦断供，中国发展芯片产业该如何应对？
最新外媒消息称，美国商务部周五发布最终规定，对设计GAAFET（全栅场效应晶体管）结构集成电路所必须的EDA软件；金刚石和氧化镓为代表的超宽禁带半导体材料；燃气涡轮发动机使用的压力增益燃烧(PGC)等四项技术实施新的出口管制了。相关禁令生效日期为2022年8月15日。
EDA是芯片IC设计中不可或缺的重要部分，是一种广泛使用的技术的高级形式，属于芯片制造的上游产业，涵盖集成电路设计、布线、验证和仿真等所有流程。EDA被行业内称为芯片之母。
EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。
目前在中国芯片行业中具有广泛影响的EDA软件有：protel、MentorPADS、OrCAD、Mentor WG、Mentor EN、allegro、EWB、PSPICE、 Synopsys等等。按主要功能或主要应用场合，大致可分为电路设计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件。而在全球的EDA软件行业中，主要由Cadence、Synopsys、Mentor等三家美国企业垄断。称霸EDA市场的美国三巨头，牢牢占据了全球超过70%的市场份额，能够提供完整的EDA工具，覆盖集成电路设计与制造全流程或大部分流程。
为此，让大家多EDA软件行业有个大致的了解，这里特别备注了两份资料供大家参考。即：【EDA软件行业格局浅析】与【EDA技术发展浅析】。
【EDA软件行业格局浅析】
作为EDA领域中最为重要的电子电路设计与仿真工具的发展而言，一直备受业界瞩目。行业内熟悉的重要包括了SPICE/PSPICE、EWB、Matlab、SystemView、Multisim、MMICAD等。
SPICE软件
由美国加州大学推出的电路分析仿真软件，现在用得较多的是PSPICE6.2，在同类产品中是功能最为强大的模拟和数字电路混合仿真EDA软件，它可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出、并在同一窗口内同时显示模拟与数字的仿真结果。无论对哪种器件哪些电路进行仿真，都可以得到精确的仿真结果，并可以自行建立元器件及元器件库。
EWB软件
20世纪90年代初推出的电路仿真软件。相对于其它EDA软件，它是较小巧的软件(只有16M)。但它对模数电路的混合仿真功能却十分强大，几乎100%地仿真出真实电路的结果，并且它在桌面上提供了万用表、示波器、信号发生器、扫频仪、逻辑分析仪、数字信号发生器、逻辑转换器和电压表、电流表等仪器仪表。它的界面直观，易学易用。它的很多功能模仿了SPICE的设计，但分析功能比PSPICE稍少一些。
MATLAB软件
它的一大特性是有众多的面向具体应用的工具箱和仿真块，包含了完整的函数集用来对图像信号处理、控制系统设计、神经网络等特殊应用进行分析和设计。它具有数据采集、报告生成和MATLAB语言编程产生独立C/C++代码等功能。
PCB设计软件
PCB设计软件种类很多，如Protel/AD、OrCAD、Viewlogic、Cadence PSD、Mentor公司的MentorEN、Mentor WG、Mentor PADS等系列。常用的PCB设计软件还有ZukenCadStart、Winboard/Windraft/Ivex-SPICE、PCB Studio、TANGO等等。
Mentor公司有三个系列的PCB设计工具，分别是：Mentor EN系列，即Mentor Board Station；Mentor WG系列，即Mentor Expedition；PADS系列，即PowerPCB。
Mentor PADS，也就是以前的PowerPCB/PowerLogic系列，是低端的PCB软件中最优秀的一款，其界面友好、容易上手、功能强大而深受中小企业的青睐，在中小企业用户占有很大的市场份额。
其他两个系列Mentor EN系列和Mentor WG系列与CadenceAllegro一样，都是目前最高端的PCB软件，像中兴、华为这类大型公司都会使用这些高端的设计软件。
其中，Mentor Expedition(WG系列)是拉线最顺畅的软件，被誉为拉线之王，它的自动布线功能非常强大，布线规则设计非常专业。
Mentor EN系列是从早期UNIX系统移植到Windows系统，也是最专业的PCB工具软件，但其学习难度较大，自学的话会比较吃力。
PADS系列则相对来说比较简单易用且上手快，设计灵活，用户的自由度也非常高，很适合初学者及热衷于自学的群体。
Altium公司的Protel和AD，也有不少高校用户，它拥有完整的全方位电位设计系统，包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印刷电路板设计(包含印刷电路板自动布局布线)，可编程逻辑器件设计、图表生成、电路表格生成、支持宏操作等功能，并具有Client/Server(客户/服务器体系结构，同时还兼容一些其它设计软件的文件格式，如ORCAD、PSPICE、EXCEL等。
Cadence Allegro也十分厉害。Cadence公司拥有Orcad/SPB/PSD等多个系列，三者都是Cadence公司基于capture和allegro的PCB设计套件，区别仅在于软件配置。
Orcad的配置是低端产品，存在价格低的优点，但是在Orcad中Allegro的功能比较弱，只有各项基本功能而没有constrain manager，如果需要SI或者constrain manager呢，就需要另外的增加配置了。
PSD和SPB其实是同一个东西，PSD是Allegro系统互连设计平台的早期版本，后来新出的版本叫做SPB，因为改进了设计理念，所以修改了套件包的名称。
所以，SPB是Allegro最全功能的版本。
衡量一个软件的优劣，其中一个很现实的标准就是看它的市场占有率，也就是它的普及和流行程度。Cadence Allegro现在几乎成为高速板设计中实际上的工业标准，被很多大型电子通信类公司采用，因此掌握Cadence Allegro对求职有实质的帮助。另外其学习资源也比较丰富，比较适合自学。
现在Cadence公司的系列产品有：Cadence SPB16.2, Cadence SPB16.0, Cadence SPB 15.7,Cadence SPB15.5, Cadence SPB15.2等。板级电路设计系统。Cadence Allegro现在几乎成为高速板设计中实际上的工业标准，其学习资源也比较丰富，比较适合自学。
曾经有人这么评价Cadence：“Cadence是高速板设计中实际上的工业标准。无论哪一方面都超牛。Cadence PCB Layout工具绝对一流，稍微熟悉一点后就不再想用其他工具了，布线超爽。仿真方面也是非常的牛，有自己的仿真工具，信号完整性仿真，电源完整性仿真都能做。在做pcb高速板方面牢牢占据着霸主地位。要知道这个世界上60%的电脑主板40%的手机主板可都是拿Allegro画的。”
IC设计软件
IC设计工具很多，其中按市场所占份额排行为Cadence、Mentor Graphics和Synopsys。
设计输入工具：像Cadence的composer，viewlogic的viewdraw，硬件描述语言VHDL、Verilog HDL是主要设计语言，许多设计输入工具都支持HDL。另外像Active—HDL和其它的设计输入方法，包括原理和状态机输入方法，设计FPGA/CPLD的工具大都可作为IC设计的输入手段，如Xilinx、Altera等公司提供的开发工具，Modelsim FPGA等。
设计仿真工作：EDA工具的一个最大好处是可以验证设计是否正确，几乎每个公司的EDA 产品都有仿真工具。Verilog—XL、NC—verilog用于Verilog仿真，Leapfrog 用于VHDL仿真，Analog Artist用于模拟电路仿真。Viewlogic的仿真器有：viewsim门级电路仿真器，speedwaveVHDL仿真器，VCS—verilog仿真器。Mentor Graphics有其子公司Model Tech 出品的VHDL和Verilog双仿真器：ModelSim。Cadence、Synopsys用的是VSS(VHDL仿真器)。现在的趋势是各大EDA公司都逐渐用HDL仿真器作为电路验证的工具。
综合工具：综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile是综合的工业标准，它还有另外一个产品叫BehaviorCompiler，可以提供更高级的综合。此外，美国还出了一家软件叫Ambit，比Synopsys的软件更有效，可以综合50万门的电路，速度更快。不过Ambit已被Cadence公司收购，为此Cadence放弃了它原来的综合软件Synergy。
随着FPGA设计的规模越来越大，各EDA 公司又陆续开发了用于FPGA设计的综合软件，比较有名的有：Synopsys的FPGA Express、Cadence的Synplity与Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。
布局和布线：在IC设计的布局布线工具中，Cadence软件是比较强的，它有很多产品，用于标准单元、门阵列已可实现交互布线。最有名的是Cadence spectra，它原来是用于PCB布线的，后来Cadence把它用来作IC的布线。其主要工具有：Cell3，Silicon Ensemble—标准单元布线器;Gate Ensemble—门阵列布线器;DesignPlanner—布局工具。其它各EDA软件开发公司也提供各自的布局布线工具。
物理验证工具：物理验证工具包括版图设计工具、版图验证工具、版图提取工具等等。这方面Cadence也是很强的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。
模拟电路仿真器：前面讲的仿真器主要是针对数字电路的，对于模拟电路的仿真工具，普遍使用SPICE，这是唯一的选择。只不过是选择不同公司的SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE现在被Avanti公司收购了。在众多的SPICE中，最好最准的当数HSPICE，作为IC设计，它的模型最多，仿真的精度也最高。
PLD设计工具
PLD(Programmable LogicDevice)是一种由用户根据需要而自行构造逻辑功能的数字集成电路。目前主要有两大类型：CPLD(Complex PLD)和FPGA(FieldProgrammable GateArray)。它们的基本设计方法是借助于EDA软件，用原理图、状态机、布尔表达式、硬件描述语言等方法，生成相应的目标文件，最后用编程器或下载电缆，由目标器件实现。生产PLD的厂家很多，但最有代表性的PLD厂家为ALTERA、Xilinx和Lattice公司。
PLD的开发工具一般由器件生产厂家提供，但随着器件规模的不断增加，软件的复杂性也随之提高，目前由专门的软件公司与器件生产厂家合作，推出功能强大的设计软件。
PLD(可编程逻辑器件)是一种可以完全替代74系列及GAL、PLA的新型电路，只要有数字电路基础，会使用计算机，就可以进行PLD的开发。PLD的在线编程能力和强大的开发软件，使工程师可以在几天，甚至几分钟内就可完成以往几周才能完成的工作，并可将数百万门的复杂设计集成在一颗芯片内。PLD技术在发达国家已成为电子工程师必备的技术。
PLD生产及开发工具包括了：
ALTERA软件在20世纪90年代以后发展很快，后被英特尔收购。主要产品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其开发工具—MAX+PLUS II是较成功的PLD开发平台，最新又推出了Quartus II开发软件。Altera公司提供较多形式的设计输入手段，绑定第三方VHDL综合工具，如：综合软件FPGA Express、Leonard Spectrum，仿真软件ModelSim。
XILINX是FPGA的发明者。产品种类较全，主要有：XC9500/4000、Coolrunner(XPLA3)、Spartan、Vertex等系列，其最大的Vertex—IIPro器件已达到800万门。开发软件为Foundation和ISE。通常来说，在欧洲用Xilinx的人多，在亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。
Lattice—Vantis Lattice是ISP(In—System Programmability)技术的发明者，ISP技术极大地促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比Altera和Xilinx略逊一筹。中小规模PLD比较有特色，大规模PLD的竞争力还不够强(Lattice没有基于查找表技术的大规模FPGA)，1999年推出可编程模拟器件，1999年收购Vantis(原AMD子公司)，成为第三大可编程逻辑器件供应商。2001年12月收购Agere公司(原Lucent微电子部)的FPGA部门。主要产品有ispLSI2000/5000/8000，MACH4/5。
ACTEL是反熔丝(一次性烧写)PLD的领导者，由于反熔丝PLD抗辐射、耐高低温、功耗低、速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市场。
Quicklogic是专业PLD/FPGA公司，以一次性反熔丝工艺为主，在中国地区销售量不大。
Lucent软件主要特点是有不少用于通讯领域的专用IP核，但PLD/FPGA不是Lucent的主要业务，在中国地区使用的人很少。
ATMEL软件已被Microchip收购，中小规模PLD做得不错。ATMEL早年也做了一些与Altera和Xilinx兼容的片子，但在品质上与原厂家还是有一些差距，在高可靠性产品中使用较少，多用在低端产品上。
Clear Logic是生产与一些著名PLD/FPGA大公司兼容的芯片，这种芯片可将用户的设计一次性固化，不可编程，批量生产时的成本较低。
WSI是生产PSD单片机可编程外围芯片产品。这是一种特殊的PLD，如最新的PSD8xx、PSD9xx集成了PLD、EPROM、Flash，并支持ISP(在线编程)，集成度高，主要用于配合单片机工作。
其它EDA软件
VHDL语言超高速集成电路硬件描述语言(VHSIC HardwareDeseriptionLanguagt，简称VHDL)，是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路(Very High Speed Integrated Circuit，简称VHSIC)计划，是ASIC设计和PLD设计的一种主要输入工具。
Veriolg HDL是Verilog公司推出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色。
其它EDA软件如专门用于微波电路设计和电力载波工具、PCB制作和工艺流程控制等领域的工具，大家有兴趣可以自行脑补。
此外Saber软件可以了解一下。
Saber是混合信号、混合技术设计与验证工具，在电力电子、数模混合仿真、汽车电子及机电一体化领域得到广泛应用。Saber软件在技术、理论及新产品开发方面保持明显优势，其大量的器件模型、先进的仿真技术和精确的建模工具为客户提供了全面的系统解决方案，在并在技术方面不断地完善创新。
Saber的建模工具运用广泛，有可用于电源、机电、磁、热、负载等各种建模工具。Saber也有独特的设计与验证方法：“自顶向下”(Top- Down Design)设计与“自下而上”(Bottom-Up)仿真验证方法。在作了建模方法演示、混合技术设计方法演示、线缆设计(从电气设计到线缆生产)流程演示后，Johnson演示了单故障模式仿真调试;关键参数与非关键参数的多故障模式仿真调试，显示了Saber仿真器Testify的强大功能。
Saber的典型案例是航空器领域的系统设计，其整个设计过程包含了机械技术、电子技术、液压技术、燃油系统、娱乐系统、雷达无线技术等复杂的混合技术设计与仿真。从航空器、轮船、汽车到消费电子、电源设计都可以通过Saber来完成。
在开关电源设计中，如果有变压器，saber仿真是最好的，变压器模型比较全。saber仿真现在主要问题就是没有教材。不方便学习。
【EDA技术发展浅析】
人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要因素是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管。后者的核心就是EDA技术，EDA是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作：IC设计，电子电路设计，PCB设计。没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。
EDA技术的发展
回顾近30年电子设计技术的发展历程，可将EDA技术分为三个阶段。
七十年代为CAD阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作，产生了计算机辅助设计的概念。
八十年代为CAE阶段，与CAD相比，除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计，这就是计算机辅助工程的概念。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。
九十年代为 ESDA阶段，尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，人们开始追求：贯彻整个设计过程的自动化，这就是 ESDA即电子系统设计自动化。
ESDA技术的基本特征
ESDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。这样的设计方法被称为高层次的电子设计方法，具体流程参见4.2节。下面介绍与ESDA基本特征有关的几个概念。
“自顶向下”的设计方法
之前，电子设计的基本思路还是选择标准集成电路“自底向上”（Bottom–Up）的构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、成本高而且容易出错。
高层次设计给我们提供了一种“自顶向下”（Top–Down）的全新设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这一方面有利于早期发现结构设计上的错误，避免设计工作的浪费，同时也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
ASIC设计
现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用 ASIC（Application Specific Integrated Circuits）芯片进行设计。ASIC按照设计方法的不同可分为：全定制ASIC，半定制ASIC，可编程ASIC（也称为可编程逻辑器件）。
设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由IC厂家掩膜制造完成。优点是：芯片可以获得最优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。
半定制ASIC芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。
可编程逻辑芯片与上述掩膜ASIC的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片，无须IC厂家的参与，大大缩短了开发周期。
可编程逻辑器件自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜ASIC实现，因此开 发风险也大为降低。
上述ASIC芯片，尤其是CPLD/FPGA器件，已成为现代高层次电子设计方法的实现载体。
硬件描述语言
硬件描述语言（HDL—Hardware Description Language）是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。例如一个32位的加法器，利用图形输入软件需要输入500至1000个门，而利用VHDL语言只需要书写一行A=B+C即可，而且VHDL语言可读性强，易于修改和发现错误。早期的硬件描述语言，如ABEL–HDL、AHDL，由不同的EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985年美国国防部正式推出了VHDL（Very High Speed IC Hardware Description Language）语言，1987年IEEE采纳VHDL为硬件描述语言标准（IEEE STD-1076）。
VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流、行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。VHDL还具有以下优点：
VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，而化较少的精力于物理实现。
VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。
VHDL的设计不依赖于特定的器件，方便了工艺的转换。
VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。
系统框架结构
EDA系统框架结构（Framework）是一套配置和使用EDA软件包的规范，目前主要的EDA系统都建立了框架结构，如Cadence公司的 Design Framework，Mentor公司的Falcon Framework，而且这些框架结构都遵守国际CFI组织（CAD Framework Initiative）制定的统一技术标准。Framework能将来自不同EDA厂商的工具软件进行优化组合，集成在一个易于管理的统一的环境之下，而且还支持任务之间、设计师之间以及整个产品开发过程中信息的传输与共享，是并行工程和Top–Down设计方法的实现基础。
EDA技术的基本设计方法
EDA技术的每一次进步，都引起了设计层次上的一个飞跃，可以用图1说明
物理级设计主要指IC版图设计，一般由半导体厂家完成，对电子工程师没有太大的意义，因此本文重点介绍电路级设计和系统级设计。
电路级设计
在电子工程师接受系统设计任务后，首先确定设计方案，同时要选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。接着进行第一次仿真，包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。系统在进行仿真时，必须要有元件模型库的支持，计算机上模拟的输入输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。
仿真通过后，根据原理图产生的电气连接网络表进行PCB板的自动布局布线。在制作PCB板之前还可以进行后分析，包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性分析等，并且可以将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真，这一次仿真主要是检验PCB板在实际工作环境中的可行性。
由此可见，电路级的EDA技术使电子工程师在实际的电子系统产生前，就可以全面的了解系统的功能特性核物理特性，从而将开发风险消灭在设计阶段，缩短了开发时间，降低了开发成本。
系统级设计
进入90年代以来，电子信息类产品的开发明显出现两个特点：一是产品的复杂程度加深；二是产品的上市时限紧迫，然而电路级设计本质上是基于门级描述的单层次设计，设计的所有工作（包括设计输入，仿真和分析，设计修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应新的形势，为此引入了一种高层次的电子设计方法，也称为系统级的设计方法。
高层次设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的方案与概念构思上，一旦这些概念构思以高 层次描述的形式输入计算机后，EDA系统就能以规则驱动的方式自动完成整个设计。这样，新的概念得以迅速有效的成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，在厂家综合库的支持下，利用综合优化工具可以将高层次描述转换成针对某种工艺优化的网表，工艺转化变得轻松容易。具体的设计流程见图3。
高层次设计步骤如下：
第一步：按照“自顶向下”的设计方法进行系统划分。
第二步：输入VHDL代码，这是高层次设计中最为普遍的输入方式。此外，还可以采用图形输入方式（框图，状态图等），这种输入方式具有直观、容易理解的优点。
第三步：将以上的设计输入编译成标准的VHDL文件。对于大型设计，还要进行代码级的功能仿真，主要是检验系统功能设计的正确性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。
第四步：利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网表文件，这是将高层次描述转化硬件电路的关键步骤。综合优化是针对ASIC芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，是较为粗略的，一般设计，这一仿真步骤也可略去。
第五步：利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配完成后，产生多项设计结果：①适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等；②适配后的仿真模型；③器件编程文件。根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际硬件特性（如时延特性），所以仿真结果能比较精确的预期未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改VHDL源代码或选择不同速度品质的器件，直至满足设计要求。
第六步：将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由ASIC形式实现。
EDA技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的EDA工具问世，然而，我国EDA技术的应用水平长期落后于发达国家。因此，广大电子工程人员要尽早掌握这一先进技术，这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竟争与发展的需要。
更多精彩，请关注视频号：科技明说
